セミナー 印刷

先進半導体パッケージの技術動向と
三次元集積化プロセス開発の道程

先進パッケージ開発の経緯を整理
3次元集積化プロセス、Fan-Out型パッケージの基礎を再訪
今後の開発動向と市場動向も解説

受講可能な形式:【Live配信】のみ

【半導体産業応援キャンペーン対象セミナー】3名以上のお申込みでさらにおトク 


本セミナーでは、これまでの先進パッケージ開発の経緯を整理し、半導体デバイスチップの三次元集積化プロセス、Fan-Out型パッケージの基礎を再訪しながら、今後の開発動向と市場動向を展望します。
日時 2025年9月26日(金)  10:30~16:30
受講料(税込)
各種割引特典
55,000円 ( E-Mail案内登録価格 52,250円 ) S&T会員登録とE-Mail案内登録特典について
定価:本体50,000円+税5,000円
E-Mail案内登録価格:本体47,500円+税4,750円
E-Mail案内登録なら、2名同時申込みで1名分無料 1名分無料適用条件
2名で55,000円 (2名ともE-Mail案内登録必須​/1名あたり定価半額の27,500円)
テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】
1名申込みの場合:受講料44,000円( E-Mail案内登録価格 42,020円) 
 定価:本体40,000円+税4,000円
 E-Mail案内登録価格:本体38,200円+税3,820円
※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。
※お申込みフォームで【テレワーク応援キャンペーン】を選択のうえお申込みください。
※他の割引は併用できません。
 
【半導体産業応援キャンペーン対象セミナー】3名以上のお申込みでさらにおトク
3名以上のお申込みで1名あたり:受講料 24,200円
 本体22,000円+税2,200円(1名あたり)
※受講者全員のE-Mail案内登録が必須です。
※お申込みフォームで【半導体産業応援キャンペーン】を選択のうえお申込みください。
※本ページからのお申込みに限り適用いたします。他の割引は併用できません。
 
■■■受講人数ごとのお申込み例■■■
1名で受講の場合:42,020円(税込) ※テレワーク応援キャンペーン/E-mail案内登録の場合
2名で受講の場合:55,000円(税込) ※2名同時申込みで1名分無料:1名あたり27,500円(税込)
3名で受講の場合:72,600円(税込) ※半導体産業応援キャンペーン:1名あたり24,200円(税込)
4名で受講の場合:96,800円(税込) ※半導体産業応援キャンペーン:1名あたり24,200円(税込)
5名で受講の場合:121,000円(税込) ※半導体産業応援キャンペーン:1名あたり24,200円(税込)
配布資料・PDFテキスト(印刷不可・複製不可)
  ※開催2日前を目安に、弊社HPのマイページよりダウンロード可となります。
オンライン配信ZoomによるLive配信受講方法・接続確認 (申込み前に必ずご確認ください)
備考※講義の録画・録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。
得られる知識・半導体デバイスパッケージの役割の変化の推移
・配線階層の境界領域の開発視点
・三次元集積化の基幹プロセスの基礎と現状の課題
・今さら聞けない先進パッケージプロセス構築の留意点
対象・最近の先進パッケージの動向に関心のある装置、材料メーカー関連企業の方
・半導体パッケージへ業態転換をお考えのLCDパネル、基板メーカー関連企業の方
・半導体パッケージに関心のある若手から中堅のプロセス技術者

セミナー講師

神奈川工科大学 工学部 電気電子情報工学科・非常勤講師 江澤 弘和 氏

[プロフィール]
 1985年(株)東芝入社。半導体プロセス開発部門で先端CMOSデバイスの微細化に対応したFEOL、BEOLのメタライゼーションプロセスの開発、量産技術確立、歩留り向上、半導体製品の品質事故対応に従事。並行して、2000年以降はロジックデバイスのLow-k CPI低減を皮切りに、Micro-Bump、RDL、TSV、WLPなどの中間領域技術による半導体製品の新たな価値創出を推進。2011年からメモリ事業部。2017年から東芝メモリ(株)(現、キオクシア)。2019年に定年退職。2020年に伴走コンサルティングを中心とする個人事業ezCoworksを開業。

セミナー趣旨

 14億人の人口を背景とする中国のAI産業市場の規模は2030年までに1兆元(約21兆円)に成長し(Record China)、AIチップ市場は今後数年で500億米ドル(約7兆円)に達することが見込まれています(Bloomberg)。HBM容量の増大によるシステムレベル性能向上の要求が続くメモリ支配のAI市場成長を維持するために、巨大資本が支える先進パッケージの開発と供給能力の増強が関心を集めています。また、先端、非先端デバイスのMix & MatchによるSoC開発の効率化に活路を見出すチップレットインテグレーションは民生機器から車載、メディカル、社会インフラ用途に至る多様な市場でイノベーション創出への寄与が期待されており、商流の早期確立が求められています。一方、最近の性急な市場の期待と開発進展の現実との乖離が目立つ技術分野も散見され、対処療法的な技術がパッケージ技術開発への信頼を損なうことを危惧する声が一部の識者から聞こえています。
 本セミナーでは、これらの現状認識に基づき、これまでの先進パッケージ開発の経緯を整理し、半導体デバイスチップの三次元集積化プロセス、Fan-Out型パッケージの基礎を再訪しながら、今後の開発動向と市場動向を展望します。

セミナー講演内容

1.半導体パッケージの役割の変化
 1.1 デバイスチップ性能向上とシステムレベル性能向上
 1.2 中間領域プロセス技術の進展による価値創出
 1.3 CoWoS, SoW-XとWafer Scale Integration
 1.4 チップレットインテグレーション市場の開拓
 
2.三次元集積化プロセスの基礎
 2.1 ロジックとメモリのチップ積層SoCデバイス (RDL, Micro-bumping, Mass reflow積層の導入)
 2.2 TSVプロセス (CISカメラモジュール, メモリチップ積層からBSPDNへ拡張)
 2.3 Hybrid-Bonding (Wafer level/Chip on Wafer bonding, Polymer bonding)
 2.4 Si/有機インタポーザー, Siブリッジ (インテグレーション規模の拡大)
 2.5 RDL微細化と多層化(SAPからダマシンプロセスの導入へ)
 
3.Fan-Out(FO)型パッケージの基礎
 3.1 市場浸透の現状
 3.2 FOプロセスの留意点
 3.3 モールド樹脂材料の選択
 3.4 3D FOインテグレーション(TMIプロセス選択肢の拡大)
 
4.Panel Level Process(PLP)高品位化
 4.1 モールド樹脂起因の基板反り問題
 4.2 マスクレス露光によるレティクルサイズ制約からの解放
 4.3 PLP装置開発
 
5.最近の話題と課題
 5.1 どうするGlassインタポ-ザ/基板, どうなるCo-Packaged Optics
 5.2 HBM支配構造は続くのか?
 5.3 今後の市場動向を見る視点
 
6.Q&A