DX/AI時代のエレクトロニクス・半導体実装技術
最新パッケージ技術とチップレット集積の課題と展望
■Fan-Out、2.5/3Dパッケージなど最新実装技術の現状と課題■
■AMD・Apple・nVIDIA・Huawei・Samsung/Baidu・Fujitsuなど各企業の事例■
■チップレット集積におけるインターコネクションや量産・実用の課題と対応■
受講可能な形式:【Live配信】のみ
■まとめて受講がおトクな “セット申込み”があります!■
●「11/25チップレット集積」と「11/26半導体後工程・パッケージ」2セミナーをセットで。
詳しくは → https://www.science-t.com/seminar/S251160.html
●「11/26半導体後工程・パッケージ」と「11/28半導体パッケージ」2セミナーをセットで。
詳しくは → https://www.science-t.com/seminar/S251170.html
●「11/25チップレット集積」と「11/28半導体パッケージ」2セミナーをセットで。
詳しくは → https://www.science-t.com/seminar/S251180.html
●「11/25チップレット集積」と「11/26半導体後工程・パッケージ」と「11/28半導体パッケージ」3セミナーをセットで。
詳しくは → https://www.science-t.com/seminar/S251190.html
5G~6G/DX時代・AI技術の普及に伴い、半導体・エレクトロニクスの実装技術は、高速・大容量通信と低遅延が求められています。
本セミナーでは、第1部にエレクトロニクス業界の現状から2.5D/3D Packageなど最新のパッケージング技術の現状と課題。第2部でHPCやAI対応ソリューションとして注目されるチップレット集積の現状と課題、及びその事例、さらにムーアの法則の限界や、SoCとチップレットの比較、接続・配線・量産の課題まで幅広く解説します。
●「11/25チップレット集積」と「11/26半導体後工程・パッケージ」2セミナーをセットで。
詳しくは → https://www.science-t.com/seminar/S251160.html
●「11/26半導体後工程・パッケージ」と「11/28半導体パッケージ」2セミナーをセットで。
詳しくは → https://www.science-t.com/seminar/S251170.html
●「11/25チップレット集積」と「11/28半導体パッケージ」2セミナーをセットで。
詳しくは → https://www.science-t.com/seminar/S251180.html
●「11/25チップレット集積」と「11/26半導体後工程・パッケージ」と「11/28半導体パッケージ」3セミナーをセットで。
詳しくは → https://www.science-t.com/seminar/S251190.html
5G~6G/DX時代・AI技術の普及に伴い、半導体・エレクトロニクスの実装技術は、高速・大容量通信と低遅延が求められています。
本セミナーでは、第1部にエレクトロニクス業界の現状から2.5D/3D Packageなど最新のパッケージング技術の現状と課題。第2部でHPCやAI対応ソリューションとして注目されるチップレット集積の現状と課題、及びその事例、さらにムーアの法則の限界や、SoCとチップレットの比較、接続・配線・量産の課題まで幅広く解説します。
このセミナーの受付は終了致しました。
| 日時 | 【Live配信】 2025年11月25日(火) 13:00~16:30 |
|
|---|---|---|
|
受講料(税込)
各種割引特典
|
49,500円
( E-Mail案内登録価格 46,970円 )
S&T会員登録とE-Mail案内登録特典について
定価:本体45,000円+税4,500円
E-Mail案内登録価格:本体42,700円+税4,270円
|
|
|
E-Mail案内登録なら、2名同時申込みで1名分無料
1名分無料適用条件
2名で49,500円 (2名ともE-Mail案内登録必須/1名あたり定価半額の24,750円)
1名申込み: 受講料 39,600円(E-Mail案内登録価格 37,840円) 定価:本体36,000円+税3,600円 E-Mail案内登録価格:本体34,400円+税3,440円 ※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。 ※お申込みフォームで【テレワーク応援キャンペーン】を選択のうえお申込みください。 ※他の割引は併用できません。 |
||
| 配布資料 | 製本テキスト(開催日の4、5日前に発送予定) ※開催まで4営業日~前日にお申込みの場合、 セミナー資料の到着が開講日に間に合わない可能性がありますこと、ご了承下さい。 Zoom上ではスライド資料は表示されますので、セミナー視聴には差し支えございません。 | |
| オンライン配信 | ZoomによるLive配信 ►受講方法・接続確認(申込み前に必ずご確認ください) | |
| 備考 | ※講義中の録音・撮影はご遠慮ください。 ※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。 | |
このセミナーは終了しました。
セミナー講師
NEP Tech. S&S, ニシダエレクトロニクス実装技術支援 代表 西田 秀行 氏
専門:半導体実装技術,Packaging, Interconnection, Soldering
日本IBMでCircuit Packaging/半導体Packaging (PCB, Flip Chip, Packaging, Bumping, MCMなど)の生産技術、実装技術開発,製品開発に30年間従事,IBM退社後、韓国Samsung電機にて実装技術開発/微細バンプ形成技術開発に従事,現在に至る。
エレクトロニクス実装学会,日本実装技術振興協会,スマートプロセス学会,IMAPS会員
専門:半導体実装技術,Packaging, Interconnection, Soldering
日本IBMでCircuit Packaging/半導体Packaging (PCB, Flip Chip, Packaging, Bumping, MCMなど)の生産技術、実装技術開発,製品開発に30年間従事,IBM退社後、韓国Samsung電機にて実装技術開発/微細バンプ形成技術開発に従事,現在に至る。
エレクトロニクス実装学会,日本実装技術振興協会,スマートプロセス学会,IMAPS会員
セミナー趣旨
第1部では、DX時代、AI技術の採用が加速する中、高速・大容量通信と低遅延が求められる実装技術に焦点を当て、その現状と課題を探る。実装技術の変遷,5G~6G/DX時代に求められるコアテクノロジー、FOWLPや2.xD、CoWoSなど、今注目されているパッケージング技術を、事例を紹介しながら解説する。
第2部では、飛躍的に増大するテータ・情報量に対応すべく、HPC(High Performance Computing)やAI対応のソリューションとして注目を集めている、Multi-Die Solution/Chip-letに焦点を当て、その現状と課題を探る。半導体の微細化/ムーア則の限界が議論される現在、Chip-let集積への期待が高まっている。System Integrationの本命はSoC(ワンチップ化)か、Multi-Dieか、Silicon-Dieの分割/小形化、Chip-letの採用で期待される効果などを解説し、事例を紹介しながら課題について考察する。
Out-Come;
我が国(日本)の半導体産業の復活の兆しが見え始めた。現在も残されている日本の強みである装置産業や材料技術のこれからの躍進が期待されている。半導体製造においても、海外からの誘致や日の丸半導体の復活など、今後の動向から目を離すことができない。そのような状況の中で、現在の日本においては、Global (世界的)な視野での現状把握が望まれる。これからの半導体/電子デバイスに何が求められるか? 半導体実装技術および関連技術の現状を認識し、課題解決のためのSolutionの提案として、日本の強みである材料や装置で何ができるか、を考えるための情報を共有する。
現在の最先端の取り組みを認識し、『5年度、10年後には何が求められるか、』について共に考えてみたい。
第2部では、飛躍的に増大するテータ・情報量に対応すべく、HPC(High Performance Computing)やAI対応のソリューションとして注目を集めている、Multi-Die Solution/Chip-letに焦点を当て、その現状と課題を探る。半導体の微細化/ムーア則の限界が議論される現在、Chip-let集積への期待が高まっている。System Integrationの本命はSoC(ワンチップ化)か、Multi-Dieか、Silicon-Dieの分割/小形化、Chip-letの採用で期待される効果などを解説し、事例を紹介しながら課題について考察する。
Out-Come;
我が国(日本)の半導体産業の復活の兆しが見え始めた。現在も残されている日本の強みである装置産業や材料技術のこれからの躍進が期待されている。半導体製造においても、海外からの誘致や日の丸半導体の復活など、今後の動向から目を離すことができない。そのような状況の中で、現在の日本においては、Global (世界的)な視野での現状把握が望まれる。これからの半導体/電子デバイスに何が求められるか? 半導体実装技術および関連技術の現状を認識し、課題解決のためのSolutionの提案として、日本の強みである材料や装置で何ができるか、を考えるための情報を共有する。
現在の最先端の取り組みを認識し、『5年度、10年後には何が求められるか、』について共に考えてみたい。
セミナー講演内容
第1部:DX時代対応実装技術の現状と課題
1. 背景
(1) DX時代の到来とAIの普及
(2) ムーアの法則は継続できるのか
2. エレクトロニクス業界の現状
(1) 実装技術の変遷と現状
(2) System Integrationとは
(3) 業界の現状、水平分業化の加速
3. 新しい実装技術の潮流、現状と課題
(1) Fan-Out Package
(2) Embedded Technology
(3) 2.1/2.3/2.5/3D Package
(4) DX/AIが求める実装技術
第2部:『チップレット』の現状と課題
1. 背景
(1) ムーアの法則の現状
(2) 5Gとデータ爆発
2. SoC(ワンチップ化)かChip-let(マルチダイ)か
(1) SoCとは
(2) Chip-letとは
(3) ダイの小形化とチップレットの効果
3. 事例にみるマルチダイ・ソリューションの現状
(1) AMD/TSMC
(2) Apple. IBM/TSMC
(3) nVIDIA/TSMC
(4) Others (Huawei,Samsung/Baidu,Fujitsu, )
4. チップレットの課題
(1) どのように付けるか(Inter-connection)
(2) どのように繋ぐか(Wiring/Net-working)
(3) 実用・量産(アッセンブリなど)のための課題は
□質疑応答□
1. 背景
(1) DX時代の到来とAIの普及
(2) ムーアの法則は継続できるのか
2. エレクトロニクス業界の現状
(1) 実装技術の変遷と現状
(2) System Integrationとは
(3) 業界の現状、水平分業化の加速
3. 新しい実装技術の潮流、現状と課題
(1) Fan-Out Package
(2) Embedded Technology
(3) 2.1/2.3/2.5/3D Package
(4) DX/AIが求める実装技術
第2部:『チップレット』の現状と課題
1. 背景
(1) ムーアの法則の現状
(2) 5Gとデータ爆発
2. SoC(ワンチップ化)かChip-let(マルチダイ)か
(1) SoCとは
(2) Chip-letとは
(3) ダイの小形化とチップレットの効果
3. 事例にみるマルチダイ・ソリューションの現状
(1) AMD/TSMC
(2) Apple. IBM/TSMC
(3) nVIDIA/TSMC
(4) Others (Huawei,Samsung/Baidu,Fujitsu, )
4. チップレットの課題
(1) どのように付けるか(Inter-connection)
(2) どのように繋ぐか(Wiring/Net-working)
(3) 実用・量産(アッセンブリなど)のための課題は
□質疑応答□
このセミナーは終了しました。
関連商品
当サイトはグローバルサイン社によりセキュリティ認証をされています。
SSL/TLS対応ページ(https)からの情報送信は暗号化により保護されます。
SSL/TLS対応ページ(https)からの情報送信は暗号化により保護されます。