セミナー 印刷

三次元集積化プロセスの基礎と
先進半導体パッケージの最新動向

先進パッケージ開発の経緯を整理
三次元集積化プロセス、Fan-Out型パッケージの基礎を再訪
今後の開発動向と市場動向も解説

受講可能な形式:【ライブ配信】or【アーカイブ配信】の選択受講

【半導体産業応援キャンペーン対象セミナー】3名以上のお申込みでさらにおトク 


本セミナーは、三次元集積化プロセスやFan-Out型モールドパッケージの基礎を再整理し、今後の先進半導体パッケージの動向を俯瞰する“中間領域の視座”を参加者の皆様と共有したいと考えています。
日時 【ライブ配信】 2026年10月8日(木)  10:30~16:30
【アーカイブ配信】 2026年10月29日(木)  まで受付(視聴期間:10/29~11/12)
受講料(税込)
各種割引特典
55,000円 ( E-Mail案内登録価格 52,250円 ) S&T会員登録とE-Mail案内登録特典について
定価:本体50,000円+税5,000円
E-Mail案内登録価格:本体47,500円+税4,750円
E-Mail案内登録なら、2名同時申込みで1名分無料 1名分無料適用条件
2名で55,000円 (2名ともE-Mail案内登録必須​/1名あたり定価半額の27,500円)
テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】
1名申込みの場合:受講料44,000円( E-Mail案内登録価格 42,020円) 
 定価:本体40,000円+税4,000円
 E-Mail案内登録価格:本体38,200円+税3,820円
※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。
※お申込みフォームで【テレワーク応援キャンペーン】を選択のうえお申込みください。
※他の割引は併用できません。
 
【半導体産業応援キャンペーン対象セミナー】3名以上のお申込みでさらにおトク
3名以上のお申込みで1名あたり:受講料 24,200円
 本体22,000円+税2,200円(1名あたり)
※受講者全員のE-Mail案内登録が必須です。
※お申込みフォームで【半導体産業応援キャンペーン】を選択のうえお申込みください。
※本ページからのお申込みに限り適用いたします。他の割引は併用できません。
 
■■■受講人数ごとのお申込み例■■■
1名で受講の場合:42,020円(税込) ※テレワーク応援キャンペーン/E-mail案内登録の場合
2名で受講の場合:55,000円(税込) ※2名同時申込みで1名分無料:1名あたり27,500円(税込)
3名で受講の場合:72,600円(税込) ※半導体産業応援キャンペーン:1名あたり24,200円(税込)
4名で受講の場合:96,800円(税込) ※半導体産業応援キャンペーン:1名あたり24,200円(税込)
5名で受講の場合:121,000円(税込) ※半導体産業応援キャンペーン:1名あたり24,200円(税込)
配布資料・PDFテキスト(印刷不可・編集不可)
 ※開催2日前を目安に、S&T会員のマイページよりダウンロード可となります。
 ※アーカイブ配信受講の場合は配信開始日からダウンロード可となります。
オンライン配信本セミナーはライブ配信 or アーカイブ配信の選択受講となります

 Zoomによるライブ配信 ►受講方法・接続確認(申込み前に必ずご確認ください)
 アーカイブ配信 ►受講方法・視聴環境確認(申込み前に必ずご確認ください)
備考※講義の録画・録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。
得られる知識・半導体デバイスパッケージの役割の変化の推移
・三次元集積化の基幹プロセスの基礎と現状の課題
・配線階層の境界領域を横断する視座
・今さら聞けないWLPプロセス構築の留意点
対象・最近の先進パッケージの動向に関心のある装置、材料メーカー関連企業の方
・半導体パッケージに関心のある若手から中堅のプロセス技術者
・半導体パッケージ関連市場へ新規参入をお考えの装置、材料関連企業の方

セミナー講師

神奈川工科大学 工学部 電気電子情報工学科・非常勤講師 江澤 弘和 氏

[プロフィール]
 1985年(株)東芝入社。Siウエーハの高品質化業務を経て、CMOSデバイスのメタライゼーションプロセス開発を中心に、メモリ、ロジックの微細化、量産技術、歩留り向上、品質事故対策、協業企業への技術移管、企業間共同開発に従事。2000年以降、ロジックデバイスのLow-k CPI低減開発と並行して、Micro-Bump、RDL、TSV、FOWLPを中心に“中間領域技術”の開拓を主導。微細化だけでは得られない半導体製品の付加価値創出を推進。2017年東芝メモリ(株)(現キオクシア)へ転籍。2018年から神奈川工科大学非常勤講師を兼務。2019年定年退職。2020年から伴走コンサルティング事業(ezCoworks)を運営。

セミナー趣旨

 最近のAgentic AIの進展により、GPUが推論、CPUが計画・実行を担う新たな役割分担が生まれ、CPU 側の処理負荷が再び高まっています。 GPU–CPU間の往復処理が増える中で、一定の低Latencyを許容すれば、中間データの大量保持に適したNANDフラッシュメモリの需要がAI分野で掘り起こされつつあります。 GPUのHBM(High Bandwidth Memory)依存は変わらず、CPU側でもHBM利用が拡大しつつあり、将来的には Humanoid Roboticsを含むPhysical AIにおいてもHBM搭載が不可欠となれば、メモリの供給がAI市場を支配する構図は長期化する可能性が高くなります。
 最近のパッケージ関連の主要カンファレンスではデータセンターの電力消費抑制が重要課題となり、Co-Packaged Opticsや冷却構造などパッケージレベルの課題が集中的に議論される場面が増えています。 また、先端、非先端デバイスのMix & MatchによるSoC(System-on-a-Chip)開発の効率化に活路を見出すチップレットインテグレーションは民生機器から車載、メディカル、社会インフラに至る多様な市場でイノベーション創出への寄与が期待されており、商流の早期確立が求められています。 こうした状況を踏まえ、本セミナーは三次元集積化プロセスやFan-Out型モールドパッケージの基礎を再整理し、今後の先進半導体パッケージの動向を俯瞰する“中間領域の視座”を参加者の皆様と共有したいと考えています。

セミナー講演内容

1.半導体市場概況
 1.1 Current Topics(注目記事から)
 1.2 最近の先進半導体デバイスパッケージ
 
2.中間領域技術の進展による価値創出
 2.1 “後工程”プロセスの高品位化
 2.2 デバイスレベル性能向上とシステムレベル性能向上
 2.3 チップ冷却システム事例
 
3.三次元集積化プロセスの基礎
 3.1 ロジックとメモリのチップ積層SoC (RDL、Micro-bumping、Mass reflow積層導入の原点)
 3.2 Via middle、Backside ViaのTSVプロセス選択(CIS、HBMからBSPDNへ)
 3.3 Wafer Level Hybrid Bonding (CIS、NANDメモリのデバイス性能向上)
 3.4 CoW(D2W) Hybrid Bonding(SRAM増強、異種チップ積層)の課題
 3.5 Si/OrganicインタポーザーからSiブリッジによるモールドインタポーザへ(レティクルサイズ制約の解放)
 3.6 RDL微細化、多層化(ダマシンプロセス導入の要否)
 
4.Fan-Out(FO)型パッケージの基礎
 4.1 FOプロセス選択肢の拡張
 4.2 封止材料起因の課題
 4.3 Through Mold Interconnect形成による三次元FOパッケージ
 4.4 メモリ、パワーデバイスへ浸透するFOパッケージ
 
5.Panel Level Process/Package (PLP)の高品位化
 5.1 モールド樹脂基板の反り低減の課題
 5.2 マスクレス露光によるインテグレーション規模拡大
 
6.今後の開発動向と市場動向
 6.1 “ガラス基板プロセス”の課題整理
 6.2 Co-Packaged Opticsの課題とPIC変調素子材料の話題(TFLN、BTO他)
 6.3 AI市場を支配するメモリの動向(LPW、HBF、HBS)

□ 質疑応答 □