セミナー 印刷

【オンデマンド配信】
次世代半導体パッケージおよび実装技術動向と市場展望

~パッケージ技術・ビジネスのトレンドは~
~これから求められる材料・技術・市場の見通し~

視聴期間:申込日から10営業日後まで(期間中は何度でも視聴可)
丸(ウエハ)の限界、そして四角(パネル) ガラス基板へ

ムーアの法則が新たなフェーズへと移り、今後、AIインフラ設計の最適化が重要となる中、半導体パッケージでは何が起こっているのか。
NVIDIA H100、B200、Rubin Ultraに見るシリコンインターポーザーの限界PLP(Panel Level Package)やガラス基板の動向と課題、
新たに注目のCoWoP(Chip-on-Wafer-on-PCB)やSLP(Substrate Like-PCB)への見解など。
インテルでパッケージ基板・後工程材料・装置等のサプライチェーンマネジメントを行い、現在も市場動向調査やパッケージ材料開発支援を行う亀和田氏が、産業や文化の背景と、その融合・変化を睨みながら解説・展望します。
日時 2026年9月25日(金)  23:59まで申込み受付中/【映像時間】1時間44分
収録日時 2026年4月23日
受講料(税込)
各種割引特典
定価:本体45,000円+税4,500円
E-Mail案内登録なら、2名同時申込みで1名分無料 1名分無料適用条件
2名で49,500円 (2名ともE-Mail案内登録必須​/1名あたり定価半額の24,750円)
テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】

1名申込みの場合:受講料39,600円( E-Mail案内登録価格 37,840円) 
 定価:本体36,000円+税3,600円
 E-Mail案内登録価格:本体34,400円+税3,440円
※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。
※お申込みフォームで【テレワーク応援キャンペーン】を選択のうえお申込みください。
※他の割引は併用できません。
 
【半導体産業応援キャンペーン対象セミナー】3名以上のお申込みでさらにおトク

3名以上のお申込みで1名あたり:受講料 22,000円
 本体20,000円+税2,000円(1名あたり)
※受講者全員のE-Mail案内登録が必須です。
※お申込みフォームで【半導体産業応援キャンペーン】を選択のうえお申込みください。
※本ページからのお申込みに限り適用いたします。他の割引は併用できません。
 
■■■受講人数ごとのお申込み例■■■
1名で受講の場合:37,840円(税込) ※テレワーク応援キャンペーン/E-mail案内登録の場合
2名で受講の場合:49,500円(税込) ※2名同時申込みで1名分無料:1名あたり24,750円(税込)
3名で受講の場合:66,000円(税込) ※半導体産業応援キャンペーン:1名あたり22,000円(税込)
4名で受講の場合:88,000円(税込) ※半導体産業応援キャンペーン:1名あたり22,000円(税込)
5名で受講の場合:110,000円(税込) ※半導体産業応援キャンペーン:1名あたり22,000円(税込)
配布資料PDFテキスト(印刷可):マイページよりダウンロード
講師メールアドレスの掲載:有
オンライン配信オンデマンド配信 ►受講方法・視聴環境確認 (申込み前に必ずご確認ください)
備考※WEBセミナーの録音・撮影、複製は固くお断りいたします。
※講師の所属などは、収録当時のものをご案内しております。

セミナー講師

AZ Supply Chain Solutions オーナー 亀和田 忠司 氏
【専門】半導体パッケージ サプライチェーン
 半導体装置メーカーのパーキン・エルマーの入社を機に半導体業界に入り、その後インテル・ジャパン 国際購買部でDRAM、半導体装置、パッケージ基板を担当、1997年にインテルのアリゾナに移りパッケージ基板、後工程材料、装置等のサプライ・チェーンをマネージする。現在は、ビジネス・コンサルタントとしてアジアのクライアントに向けて市場動向の調査、半導体パッケージ材料の開発、新規ビジネス開拓、アメリカでのビジネスの立ち上げ、契約や知財交渉等のサービスを提供する。

セミナー趣旨

 半導体の微細化はコストや集積度の面で課題が指摘されるようになっており、こうした中、チップレットやヘテロジニアスインテグレーションなど、パッケージ技術によるシステム統合の重要性が高まっている。
本講演では、先端パッケージの構造と技術トレンド、市場動向、サプライチェーンの変化を俯瞰しながら、日本のポジションと今後の課題について考察する。

セミナー講演内容

1.はじめに

2.半導体の課題
  ・ウェハコストの急増
  ・集積度の鈍化
  ・トランジスタ コスト
  ・微細化のギャップ

3.半導体パッケージ
 3.1 役割
 3.2 丸(シリコン)の限界

  ・シリコン インターポーザーの限界
  ・Nvidia H100 ー CoWoS-S 
  ・Nvidia B200 ー CoWoS-L
  ・Nvidia Rubin Ultra
 3.3 四角(パネル)への期待と課題 
  ・丸から四角 (Panel Level Package) へ
  ・TSMC‐CoPoS
  ・Samsung‐I-Cube E
  ・Amkor‐Hybrid Panel Level Package (Hybrid PLP) 
  ・EMIB-T
  ・新光電気‐iThop
  ・凸版‐ガラス/コアレス有機インターポーザー
 3.4 ガラス基板の現状
  ・インテルのガラス基板は?
  ・ガラス基板アーキテクチャー
  ・ガラス基板サプライチェーン
  ・課題

4.パッケージ基板動向
 4.1 基板メーカー市況
 4.2 基板需給見通し
 4.3 基板サプライチェーンリスク
 4.4 CoWoP(Chip-on-Wafer-on-PCB)は何を変える
 4.5 SLP (Substrate Like-PCB) の歴史と市場動向、課題

5.システム市場動向 (メモリー不足の影響)
 5.1 パソコン
 5.2 スマホ
 5.3 サーバー
 5.4 車載 (ADAS)

6.    今後求められる材料、装置