セミナー 印刷

HBM・チップレット時代の
3D積層技術と先進パッケージの最新動向

~TSV・Hybrid Bonding・CoWoS・Foveros・FO-WLPから市場動向まで徹底解説~
~「多層配線/2.5D・3Dデバイス」2日間セミナー2日目~

 半導体の微細化限界が近づく中、性能向上の鍵として2.5D/3D集積化やチップレット技術への注目が高まっています。
 本セミナーでは、TSVによる3次元積層技術、HBMや3D-NANDの実装技術、Hybrid Bonding、CoWoS、Foverosなどの先進パッケージ技術を解説します。さらに、TSMC・Intel・Samsungの最新動向や、チップレットエコシステム、高周波対応材料、ガラス基板の開発動向まで含め、次世代半導体集積技術の方向性を俯瞰し解説します。

 本ページは9/2,9/9「多層配線/2.5D・3Dデバイス」2日間セミナー 2日目のみの申込みページです。
 ※2日間セミナーの詳細:申し込みはこちら※


こちらもおすすめ
日時 【ライブ配信】 2026年9月9日(水)  13:00~17:00
受講料(税込)
各種割引特典
49,500円 ( E-Mail案内登録価格 46,970円 ) S&T会員登録とE-Mail案内登録特典について
定価:本体45,000円+税4,500円
E-Mail案内登録価格:本体42,700円+税4,270円
E-Mail案内登録なら、2名同時申込みで1名分無料 1名分無料適用条件
2名で49,500円 (2名ともE-Mail案内登録必須​/1名あたり定価半額の24,750円)
テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】

1名申込み: 受講料 39,600円(E-Mail案内登録価格 37,840円)
 定価:本体36,000円+税3,600円
 E-Mail案内登録価格:本体34,400円+税3,440円
  ※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。
  ※お申込みフォームで【テレワーク応援キャンペーン】を選択のうえお申込みください。
  ※他の割引は併用できません。
配布資料 PDFテキスト(印刷可・編集不可)
※開催2日前を目安に、弊社HPのマイページよりダウンロード可となります。
オンライン配信Zoomによるライブ配信 ►受講方法・接続確認(申込み前に必ずご確認ください)
備考※講義中の録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。

セミナー講師

名古屋大学 未来社会創造機構 客員教授 兼 技術コンサルタント(半導体分野)
元 (株)東芝 研究開発センター 首席技監
柴田 英毅 氏​

【専門】
 半導体デバイス・プロセス技術 / 半導体集積回路技術 / 多層配線形成技術 / 三次元デバイス集積化技術
 MEMS技術 / 光伝送技術 / 材料強度学 / 金属疲労学 固体物理学 / 薄膜材料物性学
【所属学会・業界での活動】
 JEITA STRJ (半導体技術ロードマップ専門委員会) 配線WG委員長
 ITRS国際半導体技術Roadmap Interconnect-TWG(Co-Chair)
 Selete研究運営委員及び先端コアBEPプログラム委員
 半導体MIRAIプロジェクト/Selete-NSI (Nano. Silicon Integration) 技術委員
 応用物理学会 集積化MEMS技術研究会副委員長
 SSDM組織委員、SIRIJ業界戦略委員、COCN(産業競争力懇談会)Proj.S委員会委員
 内閣府FIRST/ImPACT/SIPの東芝側実用化・事業化責任者、他多数
【著書、論文、特許】
 ・ロジックLSI技術の革新(培風館)
 ・半導体プロセス技術(培風館)
 ・応用物理ハンドブック(丸善)
 ・Cu配線技術の最新の展開(サイペック)
 ・異種機能デバイス集積化技術の基礎と応用(シーエムシー出版)
 ・審査付き学術論文及び主要国際学会での論文発表:計91件
 ・国内学会・セミナー・学術専門委員会等での講演:計70回
 ・登録特許数:計73件
【受賞歴】
 日刊工業新聞社十大新製品賞
 IEEE IITC2005 Best Paper Award受賞
 IMAPS2009 Best Paper Award受賞
 ADMETA2009 Best Paper Award受賞
 ADMETA2012 Best Paper Award、Technical Achievement Award受賞
 社長特別表彰 (功績賞)
 電気学会センサ・マイクロマシン部門「優秀技術論文賞」

 

セミナー講演内容

【「多層配線/2.5D・3Dデバイス2日間」2日間セミナー 2日目:2026年9月9日(水) 13:00~17:00】
     ▼2日間セミナーの詳細:申し込みはこちら▼

5.微細化の物理限界と2.5D/3Dデバイス集積化によるMooreの法則の継続・発展

6.メモリデバイスの3D集積化(TSV/チップ積層)技術の基礎~最新動向
 6.1 Si貫通孔(TSV)によるデバイス集積化のメリット
 6.2 TSVを用いた3次元チップ積層の実例1(DRAM/HBM)
    6.3 TSVを用いた3次元チップ積層の実例2(NAND/SSD)
    6.4 TSVを用いた3次元チップ積層構造における発熱問題とアンダーフィル材の熱抵抗低減技術
 6.5 大容量HBMにおける積層化プロセスロードマップ
   (チップ積層(CoC)⇒ウエハ積層(WoW、WoW&CoW、CoW))

7.メモリデバイスの3D積層化(Hybrid Bondingによるウエハ貼合)技術の基礎~最新動向
 7.1 3D-NAND製造におけるウエハレベル貼合方式(Xtacking、CBA)の概要
 7.2 ウエハレベル貼合技術の種類と比較、有力候補(PAB)
 7.3 ウエハレベル貼合技術の課題と対策(貼合の低温化、貼合前平坦化、ベベル制御)

8.チップレット技術による2.5D/3Dデバイス集積化の基礎~最新動向
    8.1 各種チップレット技術(CoWoS、InFO、EMIB、Foverosなど)の概要と特徴
    8.2 TSMC、Intel、Samsungのチップレット技術の詳細とデバイス適用事例
    8.3 各社のチップレット技術の整理と業界団体「UCIe」の設立 
 8.4 国内のコンソーシアム設立の動き(「PSB」、「BB Cube 3D」、「ASRA」、「SATAS」)
 8.5 ウエハレベルパッケージ(FO-WLP)技術の特長と変遷、代表的なプロセス
 8.6 FO-WLPとPLPの使い分け、FO-PLPの要求仕様
 8.7 FO-PLPにおける微細再配線(RDL)の低コスト形成プロセスの候補  

9.5G世代以降のための高周波対応低伝送損失材料の要求と有力材料の最新動向
 9.1 5G以降の高周波対応低伝送損失絶縁材料の候補
 9.2 パッケージ基板の最新開発動向(樹脂・シリコン基板/TSV⇒SiO2・ガラス基板/TGV(TDV)

10.CoC、CoW、WoWの主要アプリとPros/Cons、先進PKG技術のロードマップと市場動向

11.ウエハ裏面への電源供給配線網(BS-PDN、PowerVia、SPR)の形成技術の最新動向
 11.1 ウエハ裏面への電源供給配線網(BS-PDN)形成の経緯・背景と特徴、課題
 11.2 埋め込み電源線(BPR)と裏面の電源供給配線網(BS-PDN)の接続形態と構造
 11.3 BS-PDNを形成するための貼合プロセス例と接続断面構造
 11.4 BS-PDNによる回路ブロック面積及びIRドロップの低減効果
 11.5 IntelによるPowerViaの概要と特徴、テストチップの評価結果、20A世代からの採用計画
 11.6 TSMCもA16世代からSPRを採用へ、Samsungも2nm世代(SF2Z)からBSPDNを採用へ

12.統括

 □ 質疑応答 □