先端半導体プロセスで求められる
レジスト材料・技術
~EUV・光電融合から先端パッケージ/RDL、新エッチング技術対応まで~
受講可能な形式:【Live配信(アーカイブ配信付)】のみ
リソグラフィ工程をはじめ、エッチング、先端パッケージ、チップ間接続・RDLへと
レジストの適用が広がる各工程での要求特性を体系的に解説。
前工程から後工程まで、レジスト視点で半導体微細加工の進化を一望するのにもおすすめです。
レジストの適用が広がる各工程での要求特性を体系的に解説。
前工程から後工程まで、レジスト視点で半導体微細加工の進化を一望するのにもおすすめです。
[キーワード]リソグラフィ、レジスト、パッケージ、ロードマップ、g線レジスト、i線レジスト、KrFレジスト、ArFレジスト、ArF液浸レジスト、
EUVレジスト、EUVメタルレジスト、EUVメタルドライレジストプロセス、再配線層、厚膜レジスト、ドライフィルムレジスト、ソルダーレジスト
EUVレジスト、EUVメタルレジスト、EUVメタルドライレジストプロセス、再配線層、厚膜レジスト、ドライフィルムレジスト、ソルダーレジスト
| 日時 | 2026年2月13日(金) 10:00~17:00 |
||
|---|---|---|---|
|
受講料(税込)
各種割引特典
|
60,500円
( E-Mail案内登録価格 57,420円 )
S&T会員登録とE-Mail案内登録特典について
定価:本体55,000円+税5,500円
E-Mail案内登録価格:本体52,200円+税5,220円
|
||
|
E-Mail案内登録なら、2名同時申込みで1名分無料
1名分無料適用条件
2名で60,500円 (2名ともE-Mail案内登録必須/1名あたり定価半額の30,250円)
1名でのお申込みには、お申込みタイミングによって以下の2つ割引価格がございます
12月31日までの1名申込み : 受講料 39,600円(E-mail案内登録価格 39,600円)
定価/E-mail案内登録価格ともに:本体36,000円+税3,600円※1名様で開催月の2ヵ月前の月末までにお申込みの場合、上記特別価格になります。 ※本ページからのお申込みに限り適用いたします。※他の割引は併用できません。
1月1日からの1名申込み: 受講料 48,400円 (E-Mail案内登録価格 46,200円)
定価:本体44,000円+税4,400円E-Mail案内登録価格:本体42,000円+税4,200円 ※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。 ※お申込みフォームで【テレワーク応援キャンペーン】を選択のうえお申込みください。 ※他の割引は併用できません。 |
|||
| 配布資料 | 製本テキスト(開催日の4、5日前に発送予定) ※開催まで4営業日~前日にお申込みの場合、セミナー資料の到着が、 開講日に間に合わない可能性がありますこと、ご了承下さい。 Zoom上ではスライド資料は表示されますので、セミナー視聴には差し支えございません。 | ||
| オンライン配信 | ZoomによるLive配信 ►受講方法・接続確認(申込み前に必ずご確認ください) セミナー視聴はマイページから お申し込み後、マイページの「セミナー資料ダウンロード/映像視聴ページ」に お申込み済みのセミナー一覧が表示されますので、該当セミナーをクリックしてください。 開催日の【2日前】より視聴用リンクが表示されます。 アーカイブ(見逃し)配信について 視聴期間:2月16日(月)PM~2月20日(金) ※アーカイブは原則として編集は行いません ※視聴準備が整い次第、担当から視聴開始のメールご連絡をいたします。 (開催終了後にマイページでご案内するZoomの録画視聴用リンクからご視聴いただきます) | ||
| 備考 | ※講義中の録音・撮影はご遠慮ください。 ※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。 | ||
| 得られる知識 リソグラフィの基礎知識、レジストの基礎知識、リソグラフィの要求特性、レジストの要求特性、リソグラフィの最新技術、レジストの最新技術、先端パッケージ技術の基礎知識、パッケージ技術で用いられるレジストの基礎知識、再配線層形成プロセスの基礎知識、再配線層形成プロセスの最新技術 |
| 得られる知識 ・本テーマに興味のある企業の研究者、技術者、製造、販売担当、新規事業開発担当、企画担当、特許担当、市場アナリストの方 ・これらの職種を希望される学生の方、基本から解説しますので予備知識は不要です。 |
セミナー講師
Eリソリサーチ 代表 遠藤 政孝 氏
【元・パナソニック(株)、大阪大学】
【元・パナソニック(株)、大阪大学】
・1983年から松下電器産業、パナソニックにて、半導体リソグラフィ(g線、i線、KrF、ArF、ArF液浸)、レジスト、レジストプロセスの開発に従事。
・2009年から大阪大学にてEUVレジストの研究開発に従事。
・2024年からEリソリサーチを設立。レジスト、リソグラフィ、先端パッケージのコンサルティング、技術調査、講演活動を実施。
・2009年から大阪大学にてEUVレジストの研究開発に従事。
・2024年からEリソリサーチを設立。レジスト、リソグラフィ、先端パッケージのコンサルティング、技術調査、講演活動を実施。
セミナー趣旨
メモリー、マイクロプロセッサ等の半導体の高集積化の要求は、携帯端末、情報機器等の高性能化に伴い益々大きくなっています。一方、生成AIの進化と共に莫大なデータ処理がデータセンターや基地局に集まりその処理を超高速度に低消費電力かつ低損失に行うために、半導体チップに対して更なる大きな要求がなされています。このためリソグラフィ技術による微細化(半導体前工程)に加えて、積層の進化軸(先端パッケージ;半導体後工程)がクローズアップされています。
本講演では、半導体のトレンド、デバイス、リソグラフィ、パッケージの最新の各ロードマップを述べた後、半導体プロセスの基礎、リソグラフィの基礎を解説します。次にデバイスの微細化を支えるレジストについて基礎と最新技術、剥離技術の詳細を解説し、リソグラフィの最新技術を紹介します。次に先端パッケージ技術の基礎と課題、今後の展望を解説します。続いてパッケージ技術で用いられている様々なレジストの特性、用途を述べます。今後の微細化が求められるチップ間の接続に必要な再配線層(RDL:Re-Distribution Layer)形成プロセスの現状と要求・課題、今後の展望を解説します。最後にレジストの技術展望、市場動向についてまとめます。
本講演では、半導体のトレンド、デバイス、リソグラフィ、パッケージの最新の各ロードマップを述べた後、半導体プロセスの基礎、リソグラフィの基礎を解説します。次にデバイスの微細化を支えるレジストについて基礎と最新技術、剥離技術の詳細を解説し、リソグラフィの最新技術を紹介します。次に先端パッケージ技術の基礎と課題、今後の展望を解説します。続いてパッケージ技術で用いられている様々なレジストの特性、用途を述べます。今後の微細化が求められるチップ間の接続に必要な再配線層(RDL:Re-Distribution Layer)形成プロセスの現状と要求・課題、今後の展望を解説します。最後にレジストの技術展望、市場動向についてまとめます。
セミナー講演内容
1.ロードマップ
1.1 半導体のトレンド
1.2 デバイスのロードマップ
1.3 リソグラフィのロードマップ
1.3.1 リソグラフィへの要求特性
1.3.2 微細化に対応するリソグラフィ技術の選択肢
1.4 パッケージのロードマップ
1.5 最先端デバイスの動向
2.半導体プロセスの基礎
3.リソグラフィの基礎
4.レジストの基礎と最新技術、剥離技術
4.1 溶解阻害型レジスト
4.1.1 g線レジスト
4.1.2 i線レジスト
4.2 化学増幅型レジスト
4.2.1 KrFレジスト
4.2.2 ArFレジスト
4.2.3 化学増幅型レジストの安定化技術
4.3 ArF液浸レジスト/トップコート
4.3.1 ArF液浸リソグラフィの特徴
4.3.2 ArF液浸レジスト/トップコートの要求特性
4.3.3 ArF液浸レジスト/トップコートの設計指針
4.4 EUVレジスト
4.4.1 EUVレジストの特徴
4.4.2 EUVレジストの要求特性
4.4.3 EUVレジストの設計指針
4.4.3.1 EUVレジスト用ポリマー
4.4.3.2 EUVレジスト用酸発生剤
4.4.4 EUVレジストの課題と対策
4.4.4.1 感度/解像度/ラフネスのトレードオフ
4.4.4.2 ランダム欠陥(Stochastic Effects)
4.4.5 EUVレジストの動向
4.4.5.1 ネガレジストプロセス
4.4.5.2 ポリマーバウンド酸発生剤を用いる化学増幅型レジスト
4.4.6 EUVメタルレジスト
4.4.6.1 EUVメタルレジストの特徴
4.4.6.2 EUVメタルレジストの性能
4.4.6.3 EUVメタルドライレジストプロセス
4.5 新エッチング技術対応レジスト
4.5.1 クライオエッチング用レジスト
4.6 レジストの剥離技術
4.6.1 剥離液の種類と特性
4.6.2 剥離液の用途
5.リソグラフィの最新技術
5.1 ダブルパターニング、マルチパターニング
5.1.1 リソーエッチ(LE)プロセス
5.1.2 セルフアラインド(SA)プロセス
5.2 EUVリソグラフィ
5.2.1 EUVリソグラフィの特徴
5.2.1.1 露光装置
5.2.1.2 光源
5.2.1.3 マスク
5.2.1.4 プロセス
5.3 自己組織化(DSA)リソグラフィ
5.3.1 グラフォエピタキシー
5.3.2 ケミカルエピタキシー
5.4 ナノインプリントリソグラフィ
5.4.1 加圧方式
5.4.2 光硬化方式
5.4.3 露光装置
5.4.4 光電融合への適用
6.先端パッケージ技術の基礎と課題、今後の展望
6.1 Flip-Chip BGA(FC-BGA)
6.2 Fan-Out Wafer-Level Package (FOWLP)
6.2.1 Integrated Fan-Out(InFO)
6.3 2.5D パッケージング
6.3.1 シリコンインターポーザー型(CoWoS-S、I-CubeS)
6.3.2 有機インターポーザー型(CoWoS-R、R-Cube)
6.3.3 シリコンブリッジ型(CoWoS-L、EMIB、I-CubeE)
6.4 3DIC
7.パッケージ技術で用いられるレジストの特性・用途
7.1 厚膜レジスト
7.1.1 厚膜レジストの用途
7.1.2 厚膜レジストの性能と課題
7.1.3 厚膜レジストの材料
7.2 ドライフィルムレジスト
7.3 ソルダーレジスト
8.再配線層/RDL形成プロセスの現状と要求・課題、今後の展望
8.1 ロードマップ
8.2 SAP方式
8.3 ダマシンCMP方式
8.3.1 ダマシンCMP用パターン形成方法
9.レジストの技術展望、市場動向
□質疑応答□
1.1 半導体のトレンド
1.2 デバイスのロードマップ
1.3 リソグラフィのロードマップ
1.3.1 リソグラフィへの要求特性
1.3.2 微細化に対応するリソグラフィ技術の選択肢
1.4 パッケージのロードマップ
1.5 最先端デバイスの動向
2.半導体プロセスの基礎
3.リソグラフィの基礎
4.レジストの基礎と最新技術、剥離技術
4.1 溶解阻害型レジスト
4.1.1 g線レジスト
4.1.2 i線レジスト
4.2 化学増幅型レジスト
4.2.1 KrFレジスト
4.2.2 ArFレジスト
4.2.3 化学増幅型レジストの安定化技術
4.3 ArF液浸レジスト/トップコート
4.3.1 ArF液浸リソグラフィの特徴
4.3.2 ArF液浸レジスト/トップコートの要求特性
4.3.3 ArF液浸レジスト/トップコートの設計指針
4.4 EUVレジスト
4.4.1 EUVレジストの特徴
4.4.2 EUVレジストの要求特性
4.4.3 EUVレジストの設計指針
4.4.3.1 EUVレジスト用ポリマー
4.4.3.2 EUVレジスト用酸発生剤
4.4.4 EUVレジストの課題と対策
4.4.4.1 感度/解像度/ラフネスのトレードオフ
4.4.4.2 ランダム欠陥(Stochastic Effects)
4.4.5 EUVレジストの動向
4.4.5.1 ネガレジストプロセス
4.4.5.2 ポリマーバウンド酸発生剤を用いる化学増幅型レジスト
4.4.6 EUVメタルレジスト
4.4.6.1 EUVメタルレジストの特徴
4.4.6.2 EUVメタルレジストの性能
4.4.6.3 EUVメタルドライレジストプロセス
4.5 新エッチング技術対応レジスト
4.5.1 クライオエッチング用レジスト
4.6 レジストの剥離技術
4.6.1 剥離液の種類と特性
4.6.2 剥離液の用途
5.リソグラフィの最新技術
5.1 ダブルパターニング、マルチパターニング
5.1.1 リソーエッチ(LE)プロセス
5.1.2 セルフアラインド(SA)プロセス
5.2 EUVリソグラフィ
5.2.1 EUVリソグラフィの特徴
5.2.1.1 露光装置
5.2.1.2 光源
5.2.1.3 マスク
5.2.1.4 プロセス
5.3 自己組織化(DSA)リソグラフィ
5.3.1 グラフォエピタキシー
5.3.2 ケミカルエピタキシー
5.4 ナノインプリントリソグラフィ
5.4.1 加圧方式
5.4.2 光硬化方式
5.4.3 露光装置
5.4.4 光電融合への適用
6.先端パッケージ技術の基礎と課題、今後の展望
6.1 Flip-Chip BGA(FC-BGA)
6.2 Fan-Out Wafer-Level Package (FOWLP)
6.2.1 Integrated Fan-Out(InFO)
6.3 2.5D パッケージング
6.3.1 シリコンインターポーザー型(CoWoS-S、I-CubeS)
6.3.2 有機インターポーザー型(CoWoS-R、R-Cube)
6.3.3 シリコンブリッジ型(CoWoS-L、EMIB、I-CubeE)
6.4 3DIC
7.パッケージ技術で用いられるレジストの特性・用途
7.1 厚膜レジスト
7.1.1 厚膜レジストの用途
7.1.2 厚膜レジストの性能と課題
7.1.3 厚膜レジストの材料
7.2 ドライフィルムレジスト
7.3 ソルダーレジスト
8.再配線層/RDL形成プロセスの現状と要求・課題、今後の展望
8.1 ロードマップ
8.2 SAP方式
8.3 ダマシンCMP方式
8.3.1 ダマシンCMP用パターン形成方法
9.レジストの技術展望、市場動向
□質疑応答□
関連商品
当サイトはグローバルサイン社によりセキュリティ認証をされています。
SSL/TLS対応ページ(https)からの情報送信は暗号化により保護されます。
SSL/TLS対応ページ(https)からの情報送信は暗号化により保護されます。