半導体後工程・パッケージング技術の基礎、
各製造プロセス技術と今後のトレンド
■半導体パッケージの基礎、パッケージングプロセス■
■製造工程(プロセス)の技術とキーポイント■
(前工程、封止・モールド工程、後工程、バンプ・FCパッケージ工程、試験工程、梱包工程)
■後工程で発生する代表的不具合事例と対策■
■パッケージング関連信頼性評価及び解析手法の例■
■RoHS、グリーン対応とサスティナビリティ■
■微細化による性能向上からチップレット、3次元集積、先端実装を含むシステムへ■
■AI基盤を支える放熱・冷却技術■ ■AIの進化とパッケージングの未来■
受講可能な形式:【ライブ配信】or【アーカイブ配信】のみ
【半導体産業応援キャンペーン対象セミナー】3名以上のお申込みでさらにおトク
【半導体産業応援キャンペーン対象セミナー】3名以上のお申込みでさらにおトク
★ 半導体後工程・パッケージング技術を中心に製造プロセスを網羅的に解説!
★ さらにはAIの進化と共に目まぐるしく進展する技術トレンドも解説します。(チップレット、AIデータセンタ、放熱・冷却・TIM、フィジカルAI、マルチチップモジュール、ゼロディフェクト品質、光電融合、etc.)
| 日時 | 【ライブ配信】 2026年11月20日(金) 10:30~16:30 |
|||
|---|---|---|---|---|
| 【アーカイブ配信】 2026年12月8日(火) から配信開始【視聴期間:12/8(火)~12/21(月)】 |
||||
|
受講料(税込)
各種割引特典
|
55,000円
S&T会員登録とE-Mail案内登録特典について
定価:本体50,000円+税5,000円
|
|||
|
E-Mail案内登録なら、2名同時申込みで1名分無料
1名分無料適用条件
2名で55,000円(2名ともE-Mail案内登録必須/1名あたり定価半額の27,500円)
3名以上のお申込みで1名あたり:受講料 24,200円 本体22,000円+税2,200円(1名あたり) ※受講者全員のE-Mail案内登録が必須です。 ※お申込みフォームで【半導体産業応援キャンペーン】を選択のうえお申込みください。 ※本ページからのお申込みに限り適用いたします。他の割引は併用できません。
定価:本体40,000円+税4,000円 E-Mail案内登録価格:本体38,200円+税3,820円 ※1名様でオンライン配信セミナーを受講する場合、上記特別価格になります。 ※お申込みフォームで【テレワーク応援キャンペーン】を選択のうえお申込みください。 ※他の割引は併用できません。
|
||||
| 配布資料 | PDFデータ(印刷可・編集不可) ※ライブ配信受講の場合は、開催2日前を目安に、S&T会員のマイページよりダウンロード可となります。 ※アーカイブ配信受講は配信開始日からダウンロード可となります。 | |||
| オンライン配信 | ライブ配信(Zoom) ►受講方法・接続確認(申込み前に必ずご確認ください) アーカイブ配信 ►受講方法・視聴環境確認(申込み前に必ずご確認ください) | |||
| 備考 | ※講義中の録音・撮影はご遠慮ください。 ※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。 | |||
セミナー講師
蛭牟田技術士事務所 代表、技術士(機械部門) 蛭牟田 要介 氏
<経歴>
1984~2003:富士通株式会社
2003~2009:Spansion Japan株式会社
2009~2022:NVデバイス株式会社(旧社名富士通デバイス株式会社)
2022~ :独立技術士
<専門分野>
半導体後工程・実装、品質・信頼性分野
・スーパーコンピュータ向け等ハイエンドのパッケージング技術開発
・メモリ/ロジックデバイスのLFパッケージング技術全域
・モバイル向けMCPパッケージング開発と実装接続信頼性向上
・特殊用途向けセンサーデバイス、SiP(システムインパッケージ)開発
・特殊用途向けパッケージの耐強電磁界対応技術開発
・デバイスのリユースを促進する洗浄技術開発
<WebSite>
https://note.com/heavyindustry
<経歴>
1984~2003:富士通株式会社
2003~2009:Spansion Japan株式会社
2009~2022:NVデバイス株式会社(旧社名富士通デバイス株式会社)
2022~ :独立技術士
<専門分野>
半導体後工程・実装、品質・信頼性分野
・スーパーコンピュータ向け等ハイエンドのパッケージング技術開発
・メモリ/ロジックデバイスのLFパッケージング技術全域
・モバイル向けMCPパッケージング開発と実装接続信頼性向上
・特殊用途向けセンサーデバイス、SiP(システムインパッケージ)開発
・特殊用途向けパッケージの耐強電磁界対応技術開発
・デバイスのリユースを促進する洗浄技術開発
<WebSite>
https://note.com/heavyindustry
セミナー趣旨
コロナ禍を経て経済安全保障の重要部品となった半導体は、AIやHPCの進化に伴い、従来の微細化からチップレットや2.xD/3Dパッケージングによるシステム全体の性能向上へとシフトしています。これに伴い、演算やメモリ、通信など異なる機能を最適配置するアーキテクチャ設計への移行が進んでいますが、実現には微細接続やTSV、HBM、基板・材料技術といった多様な要素技術の横断的な理解が不可欠です。
セミナー講演内容
<得られる知識・技術>
開発・設計技術者を対象に、後工程の基礎技術から次世代パッケージングの全体像と設計思想を体系的に解説します。構造や接続・材料技術の進化を整理するとともに、大型AIパッケージで顕在化する反り、熱応力、電力供給といった設計課題、さらに開発当時の失敗や苦労から得られた知見についても講師の経験を踏まえて詳説します。
<プログラム>
1.半導体パッケージの基礎~パッケージの進化・発展経緯~
1.1 始まりはSIPとDIP、プリント板の技術進化に伴いパッケージ形態が多様化
1.2 THD(スルーホールデバイス)とSMD(表面実装デバイス)
1.3 セラミックスパッケージとプラスチック(リードフレーム)パッケージとプリント基板パッケージ
2.パッケージングプロセス(代表的なもの)
2.1 セラミックスパッケージのパッケージングプロセス
2.2 プラスチック(リードフレーム)パッケージのパッケージングプロセス
2.3 プリント基板パッケージのパッケージングプロセス
3.製造工程(プロセス)の技術とキーポイント
3.1 前工程
3.1.1 BG(バックグラインド)とダイシング
3.1.2 DB(ダイボンド)
3.1.3 WB(ワイヤーボンド)
3.2 封止・モールド工程
3.2.1 SL(封止:セラミックパッケージの場合)
3.2.2 モールド
3.3 後工程
3.3.1 外装メッキ
3.3.2 切断整形
3.3.3 ボール付け
3.3.4 シンギュレーション
3.3.5 捺印
3.4 バンプ・FC(フリップチップ)パッケージの工程
3.4.1 再配線・ウェーハバンプ
3.4.2 FC(フリップチップ)
3.4.3 UF(アンダーフィル)
3.5 試験工程とそのキーポイント
3.5.1 代表的な試験工程
3.5.2 BI(バーンイン)工程
3.5.3 外観検査(リードスキャン)工程
3.6 梱包工程とそのキーポイント
3.6.1 ベーキング
3.6.2 トレイ梱包・テーピング梱包
4.後工程で発生する代表的不具合事例と対策
4.1 チップクラック
4.2 ワイヤー断線
4.3 パッケージが膨れる・割れる
4.4 実装後、パッケージが剥がれる
4.5 BGAのボールが落ちる・破断する
5.パッケージング関連信頼性評価及び解析手法の例
5.1 破壊試験と強度確認
5.2 MSL(吸湿・リフロー試験)
5.3 機械的試験と温度サイクル試験
5.4 SAT(超音波探傷)、XRAY(CT)、シャドウモアレ
5.5 開封、研磨、そして観察
5.6 ガイドラインはJEITAとJEDEC
6.RoHS、グリーン対応とサスティナビリティ
6.1 鉛フリー対応
6.2 樹脂の難燃材改良
6.3 コンプライアンスの厳格化
6.4 PFAS/PFOAフリーが次の課題
7.微細化による性能向上からチップレット、3次元集積、先端実装を含むシステムへ
7.1 2D/2.xD/3Dパッケージングの構造
7.2 チップレットとは何か
7.3 2.5Dパッケージング
7.4 3Dパッケージング
7.5 シリコン貫通電極(TSV)の基本構造
7.6 バンプ技術 ― はんだバンプから銅ピラーへ
7.7 ハイブリッドボンディング
8.AI基盤を支える放熱・冷却技術
8.1 AIデータセンター向け超多ピン・大型パッケージの熱マネジメント
8.2 TIM1/TIM1.5における材料選択
8.3 ベイパーチャンバーと高熱伝導ヒートスプレッダ
8.4 空冷の限界
8.5 コールドプレートによる熱回収
8.6 浸漬冷却(液浸冷却)
8.7 マイクロチャネル水冷
8.8 液冷実装上の課題
9.AIの進化とパッケージングの未来
9.1 フィジカルAI(自動運転・ロボット)に求められる高信頼性・耐環境性
9.2 マルチチップモジュール(先端パッケージ)向け車載信頼性規格
9.3 機能安全とゼロディフェクト品質
9.4 光電融合(CPO:Co-Packaged Optics)技術とAI通信の高速化
9.5 光軸合わせの技術課題
9.6 光・電子混載パッケージ特有の機械的課題
□質疑応答□
開発・設計技術者を対象に、後工程の基礎技術から次世代パッケージングの全体像と設計思想を体系的に解説します。構造や接続・材料技術の進化を整理するとともに、大型AIパッケージで顕在化する反り、熱応力、電力供給といった設計課題、さらに開発当時の失敗や苦労から得られた知見についても講師の経験を踏まえて詳説します。
<プログラム>
1.半導体パッケージの基礎~パッケージの進化・発展経緯~
1.1 始まりはSIPとDIP、プリント板の技術進化に伴いパッケージ形態が多様化
1.2 THD(スルーホールデバイス)とSMD(表面実装デバイス)
1.3 セラミックスパッケージとプラスチック(リードフレーム)パッケージとプリント基板パッケージ
2.パッケージングプロセス(代表的なもの)
2.1 セラミックスパッケージのパッケージングプロセス
2.2 プラスチック(リードフレーム)パッケージのパッケージングプロセス
2.3 プリント基板パッケージのパッケージングプロセス
3.製造工程(プロセス)の技術とキーポイント
3.1 前工程
3.1.1 BG(バックグラインド)とダイシング
3.1.2 DB(ダイボンド)
3.1.3 WB(ワイヤーボンド)
3.2 封止・モールド工程
3.2.1 SL(封止:セラミックパッケージの場合)
3.2.2 モールド
3.3 後工程
3.3.1 外装メッキ
3.3.2 切断整形
3.3.3 ボール付け
3.3.4 シンギュレーション
3.3.5 捺印
3.4 バンプ・FC(フリップチップ)パッケージの工程
3.4.1 再配線・ウェーハバンプ
3.4.2 FC(フリップチップ)
3.4.3 UF(アンダーフィル)
3.5 試験工程とそのキーポイント
3.5.1 代表的な試験工程
3.5.2 BI(バーンイン)工程
3.5.3 外観検査(リードスキャン)工程
3.6 梱包工程とそのキーポイント
3.6.1 ベーキング
3.6.2 トレイ梱包・テーピング梱包
4.後工程で発生する代表的不具合事例と対策
4.1 チップクラック
4.2 ワイヤー断線
4.3 パッケージが膨れる・割れる
4.4 実装後、パッケージが剥がれる
4.5 BGAのボールが落ちる・破断する
5.パッケージング関連信頼性評価及び解析手法の例
5.1 破壊試験と強度確認
5.2 MSL(吸湿・リフロー試験)
5.3 機械的試験と温度サイクル試験
5.4 SAT(超音波探傷)、XRAY(CT)、シャドウモアレ
5.5 開封、研磨、そして観察
5.6 ガイドラインはJEITAとJEDEC
6.RoHS、グリーン対応とサスティナビリティ
6.1 鉛フリー対応
6.2 樹脂の難燃材改良
6.3 コンプライアンスの厳格化
6.4 PFAS/PFOAフリーが次の課題
7.微細化による性能向上からチップレット、3次元集積、先端実装を含むシステムへ
7.1 2D/2.xD/3Dパッケージングの構造
7.2 チップレットとは何か
7.3 2.5Dパッケージング
7.4 3Dパッケージング
7.5 シリコン貫通電極(TSV)の基本構造
7.6 バンプ技術 ― はんだバンプから銅ピラーへ
7.7 ハイブリッドボンディング
8.AI基盤を支える放熱・冷却技術
8.1 AIデータセンター向け超多ピン・大型パッケージの熱マネジメント
8.2 TIM1/TIM1.5における材料選択
8.3 ベイパーチャンバーと高熱伝導ヒートスプレッダ
8.4 空冷の限界
8.5 コールドプレートによる熱回収
8.6 浸漬冷却(液浸冷却)
8.7 マイクロチャネル水冷
8.8 液冷実装上の課題
9.AIの進化とパッケージングの未来
9.1 フィジカルAI(自動運転・ロボット)に求められる高信頼性・耐環境性
9.2 マルチチップモジュール(先端パッケージ)向け車載信頼性規格
9.3 機能安全とゼロディフェクト品質
9.4 光電融合(CPO:Co-Packaged Optics)技術とAI通信の高速化
9.5 光軸合わせの技術課題
9.6 光・電子混載パッケージ特有の機械的課題
□質疑応答□
関連商品
当サイトはグローバルサイン社によりセキュリティ認証をされています。
SSL/TLS対応ページ(https)からの情報送信は暗号化により保護されます。
SSL/TLS対応ページ(https)からの情報送信は暗号化により保護されます。