セミナー 印刷

異種デバイス集積モジュールへ拡張する
半導体パッケージの新潮流

~FOWLP・FOPLPの三次元化に向けて~

技術革新により構築される半導体パッケージを巡る新たなエコシステム

どうなるFOWLP・FOPLP!?
IoTの進展や人工知能活用の広がりにより半導体パッケージを取り巻く状況は刻一刻と変化しつつある。本セミナーでは、半導体デバイス集積化の基礎をおさらいしつつ現状の技術的な課題を整理し、半導体パッケージの市場動向・技術動向を展望する。
日時 2019年4月26日(金)  13:00~16:30
会場 東京・品川区大井町 きゅりあん  5階 第4講習室
会場地図
講師 東芝メモリ(株) メモリ事業部 メモリパッケージ開発部・プロセス技術開発主幹 江澤 弘和 氏
 1985年、京大院・工・修士(金属磁性)修了後、(株)東芝に入社。半導体材料技術部におけるSiウエーハの高品位化業務を経て、1987年からLSIプロセス開発部門において、スパッタ、メタルCVD、微細めっき等の金属成膜技術を中心に、先端デバイスの微細化プロセス開発に従事。並行して、Bump形成、Low-k CPI低減、再配線形成、TSV等の中間領域の技術開発を推進。2011年、同社メモリ事業部へ転籍後、TSV、FOWLP等の中間領域プロセスのフラッシュメモリ応用開発に従事。2015年、工博(早大院・情報生産システム研究科・先進材料)。2017年、メモリ事業売却に伴い東芝メモリ(株)。2018年より神奈川工科大学工学部・非常勤講師(電気電子材料)。日本金属学会、IEEEに所属。現在に至る。
受講料(税込)
各種割引特典
43,200円 ( S&T会員受講料 41,040円 ) S&T会員登録について
定価:本体40,000円+税3,200円
会員:本体38,000円+税3,040円
S&T会員なら、2名同時申込みで1名分無料 1名分無料適用条件
2名で43,200円 (2名ともS&T会員登録必須/1名あたり定価半額21,600円)
備考資料付
※講義中の録音・撮影はご遠慮ください。
※講義中のパソコン使用はキーボードの打音などでご遠慮いただく場合がございます。

セミナー趣旨

 昨年はGlobal Foundriesが7nmノードの微細化プロセス技術開発の中止を発表し、従来の微細化開発路線の見直しが現実となりましたが、年後半にはAMDやIntelが機能別に分割した複数のチップをメモリ等の異種チップと共にSiインタポーザ上やSiPの中に集積することによりデバイス機能を発現させる”chiplet”構造の製品化を発表したことにより、半導体パッケージの役割はム-ア則を補完するデバイス性能の向上と経済性の両立へ拡張しつつあります。また、AIの進展、5G通信の普及、自動運転の本格運用を目前に、台湾ではPowertech Technology Inc.がFOPLP専用工場建設へ大型投資に踏み切りました。半導体デバイス単体パッケージとそれらを電子部品と集積するモジュールの階層が崩れつつある状況の中で、パッケージ基板、PCB、LCDパネルの業態の変化によるFOPLPの新たなエコシステム構築の動きも注目されています。
 本セミナーでは、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、FOWLPのプロセスの基礎をおさらいし、三次元集積化、再配線の微細化、FOPLPへの拡張の課題を整理し、市場動向と技術動向を展望します。

セミナー講演内容

1.中間領域プロセスの位置付け
 1.1 後工程の前工程化
 1.2 量産化製品事例
 
2.三次元集積化プロセス
 2.1 広帯域メモリチップ上のロジックチップ積層
 2.2 RDL及びマイクロバンプ形成プロセスの基礎と留意点
 2.3 三次元積層プロセスとその留意点
 2.4 微少量半田接合部の信頼性について
 2.5 RDLの絶縁被覆樹脂膜材料と配線信頼性について
 
3.Fan-Out WLP
 3.1 WLPの類型分類
  a) Fan-In WLP
  b) Fan-Out WLP (Chip First、RDL First)
 3.2 FOWLPプロセスの基礎と留意点
 3.3 FOWLPの三次元化
 
4.FOPLPの課題
 4.1 生産性向上の期待と現実
 4.2 克服すべき課題
  a)量産ライン構築の文化ギャップ
  b)角型パネル化に伴う技術課題
  c)パネルレベルプロセス開発事例
 
5.市場動向・開発動向
 5.1 最近の開発動向の注目点
 5.2 FOWLP, FOPLPの今後の商流と事業体系について
 5.3 国内で何をすべきか、何ができるのか
 
6.まとめ
 
7.質疑応答